課程 |
內(nèi)容 |
第1講 |
FPGA系統(tǒng)設(shè)計(jì)基礎(chǔ) |
第2講 |
從零開(kāi)始設(shè)計(jì)FPGA小系統(tǒng)一: 核心電路 |
第3講 |
從零開(kāi)始設(shè)計(jì)FPGA小系統(tǒng)二: 外圍電路 |
第4講 |
Verilog HDL語(yǔ)法一: 常用語(yǔ)句 |
第5講 |
Verilog HDL語(yǔ)法二: 任務(wù)與函數(shù) |
第6講 |
Verilog HDL語(yǔ)法三: 有限狀態(tài)機(jī) |
第7講 |
QuartusII 7.2設(shè)計(jì)入門 |
第8講 |
NIOSII 7.2 設(shè)計(jì)入門 |
第9講 |
FPGA系統(tǒng)設(shè)計(jì)技巧-乒乓操作 |
第10講 |
FPGA設(shè)計(jì)常用IP核-鎖相環(huán) |